1978 · 16 位起点
8086
Intel x86 16 位产品线的公开起点：分段寻址、总线与协处理器外挂，片内没有 Cache。不是「世界上第一颗微处理器」（4004 更早）。IBM PC（1981）用的是 8 位外部总线的 8088。
接到 · 全书 07 指令 / 10 总线 发展史 · 8086
Topic · Microarchitecture Milestones
经典微架构
演进
六张卡片，只写有共识的年份与「这一代第一次把什么做进主流产品线」。不编主频、份额、晶体管数。按序五级的教学结论不被后面的乱序卡片改写——乱序整层标超纲，接 姚永斌。
年份口径8086=1978、486=1989、Pentium=1993、Pentium Pro=1995、M1=2020 已钉。Core / Zen 不压成单一创始年。
1989 · 片上 FPU + Cache + 流水
486
在 Intel 32 位 x86 产品线上流水化整数通路并做上 Cache。集成 FPU 的是 486DX；486SX 不带 FPU。若提到 487SX，其本质是一颗完整的 486DX 级 CPU 接管系统，不是「外挂一块纯协处理器」。这是该产品线的节点，不是「全世界第一颗带 Cache 的 CPU」。
接到 · 全书 06 Cache / 08–09 通路与流水 演示 · 五级
1993 · 按序双发射
Pentium
同一拍可走 U/V 两条按序整数流水线，是教学里「超标量」的早期产品例子。它仍是按序完成，不是乱序。408 对「同一拍多于一条」点到概念即可，不要默 U/V 配对规则。
接到 · 全书 09（概念层） CAQA · 超纲分界
1995 · 乱序进入主流 x86
P6 微架构 · Pentium Pro
P6 是微架构/家族代号；Pentium Pro 是 1995 年首个采用 P6 的产品，二者不是同义斜杠名。译码成微操作后乱序执行、按序提交。这已越出按序五级。按序五级里转发消部分 RAW、load-use 仍停顿、WAR/WAW 不出现——这些结论的适用范围不变。
接到 · 姚永斌 · 乱序超纲 全书 09 只保留五级卡
多核时代 · 不压单一创始年
Core / Zen
主频路线变缓之后，通用处理器转向多核与更大 Cache。2006 节点指首发 Core 微架构的 Core 2；同年较早的 Core Duo / Solo（Yonah，Pentium M 血统）只是 Core 品牌产品，不是 Core 微架构。AMD Zen（2017）是另一条公开产品线节点。都不是「多核从这一年发明」。一致性三层（coherence / consistency / 程序同步）见胡伟武笔记，MESI 演示标超纲。
2020 · 大小核 + 统一内存
Apple M1
公开产品：性能核与能效核并存，CPU 与 GPU 等共享统一内存池。这是 SoC 组织方式的例子，不改 408 的补码、Cache 映射、五级冒险定义。不写跑分或份额。
接到 · 产业 · 加速器与 SoC 全书口径不变