02CPU 微结构
数据通路 + 控制器。单周期、多周期、按序流水线的口径与全书 / COD / Harris 一致:比较用墙上时间;加速比不等于级数;转发消部分 RAW,load-use 仍停顿;经典按序五级中 WAR/WAW 不出现。
硬布线:当前指令组合译码,经传播延迟后在本周期有效窗口内稳定。微程序:一条机器指令对应一串微指令,逐条取控存。Cache 不是冯·诺依曼的第六个箱子,它是存储层次里的一层。
进阶 / 超出 408书中结合龙芯讨论的发射宽度、功能部件配比、具体流水站数,属于工程实例,不进统考默写。
03多核与一致性概览
多核提供并行可能;同一时刻同时执行才叫并行。三层分立:按地址的缓存一致性(coherence)、跨地址的存储一致性模型(consistency)、程序层同步——三层不能互相替代。原子操作与内存模型同属体系结构与语言层,不能把同步只归给操作系统课。
进阶 / 超出 408MESI 等协议的状态机、目录法、存储一致性模型(TSO / 弱序)的形式规则,组成统考不要求展开。本站后续若做一致性演示,与 408 答题仍分开。
coherence≠consistency≠程序同步
主频路线变缓之后,通用处理器转向多核与更大 Cache,不是「流水线被淘汰」。教学五级仍然解释冒险。
章末自测
不等于。兼容某一代 MIPS 与后来自研的 LoongArch 是不同 ISA。ISA 管可见寄存器集合/编码/语义;调用约定属 ABI。不要把产品史捏成一句。
不能。它提供中文叙述和工程语境。408 术语与题型仍以唐朔飞检查表和全书为准。
不要当 408 必答。大纲停在 Cache 映射、写策略、三类缺失。协议状态机标超纲。